電子部品・半導体メーカーのデジタル回路設計の転職・求人情報(5ページ目)

富士通の子会社富士通セミコンダクターとパナソニックのシステムLSI事業の統合によって設立されたSoCの設計・開発するメーカーにて、高速インターフェースIP開発エンジニアとして業務を行って頂きます。【具体的な職務内容】■高速インターフェースIPの開発・SerDes IPの自主開発もしくはIPベンダーからの導入・PCI Express, USB, MIPI等のController IPのIPベンダーからの導入・IP Subsystemの開発及び検証環境の構築【募集の背景/ミッション】当社が自主開発した豊富な高速インターフェースIPのラインアップにサードパーティと提携した各種IPを加えることで、お客様の幅広い要求を可能にした最先端SoC開発をサポートします。今後もハイエンドで培った高速データ伝送技術をベースに、自主開発およびサードパーティIPマクロを問わず、継続的に開発し製品化していきます。【キャリアパス】■SerDes IP開発チームリーダー■Controller IPおよびIP Subsytem開発チームリーダー【勤務地/配属予定部署/働き方】■勤務地：本社（神奈川県横浜市港北区新横浜2-10-23 野村不動産新横浜ビル/最寄駅：新横浜駅）■配属予定部署：コア開発部■フレックス（コアタイム無し）■リモートワーク　上長の許可があれば可能■役職定年無し（定年：60歳　再雇用：65歳まで）

富士通の子会社富士通セミコンダクターとパナソニックのシステムLSI事業の統合によって設立されたSoCの設計・開発するメーカーにて、高速インターフェースIP開発エンジニアとして業務を行って頂きます。【具体的な職務内容】■高速インターフェースIPの開発・SerDes IPの自主開発もしくはIPベンダーからの導入・PCI Express, USB, MIPI等のController IPのIPベンダーからの導入・IP Subsystemの開発及び検証環境の構築【募集の背景/ミッション】当社が自主開発した豊富な高速インターフェースIPのラインアップにサードパーティと提携した各種IPを加えることで、お客様の幅広い要求を可能にした最先端SoC開発をサポートします。今後もハイエンドで培った高速データ伝送技術をベースに、自主開発およびサードパーティIPマクロを問わず、継続的に開発し製品化していきます。【キャリアパス】■SerDes IP開発チームリーダー■Controller IPおよびIP Subsytem開発チームリーダー【勤務地/配属予定部署/働き方】■勤務地：京都事業所（京都府京都市下京区中堂寺粟田町91番地 KRP 10号館/最寄駅：丹波口駅）■配属予定部署：コア開発部■フレックス（コアタイム無し）■リモートワーク　上長の許可があれば可能■役職定年無し（定年：60歳　再雇用：65歳まで）

富士通の子会社富士通セミコンダクターとパナソニックのシステムLSI事業の統合によって設立されたSoCの設計・開発するメーカーにて、高速インターフェースIP開発エンジニアとして業務を行って頂きます。【具体的な職務内容】■高速インターフェースIPの開発・SerDes IPの自主開発もしくはIPベンダーからの導入・PCI Express, USB, MIPI等のController IPのIPベンダーからの導入・IP Subsystemの開発及び検証環境の構築【募集の背景/ミッション】当社が自主開発した豊富な高速インターフェースIPのラインアップにサードパーティと提携した各種IPを加えることで、お客様の幅広い要求を可能にした最先端SoC開発をサポートします。今後もハイエンドで培った高速データ伝送技術をベースに、自主開発およびサードパーティIPマクロを問わず、継続的に開発し製品化していきます。【キャリアパス】■SerDes IP開発チームリーダー■Controller IPおよびIP Subsytem開発チームリーダー【勤務地/配属予定部署/働き方】■勤務地：名古屋事業所（愛知県名古屋市中区錦二丁目20番15号 広小路クロスタワー/最寄駅：伏見駅）■配属予定部署：コア開発部■フレックス（コアタイム無し）■リモートワーク　上長の許可があれば可能■役職定年無し（定年：60歳　再雇用：65歳まで）

富士通の子会社富士通セミコンダクターとパナソニックのシステムLSI事業の統合によって設立されたSoCの設計・開発するメーカーにて、NOC IP調達とシステム性能設計業務を行って頂きます。【具体的な職務内容】■大規模SoCのNoC設計および性能検証【募集の背景/ミッション】NOC(Network On Chip)バスを活用したシステム性能設計を必要とする開発が急増する中、NOCバス及びシステム性能設計に対応した開発が遂行できる人材が不足しているため【キャリアパス】■NoCバス開発チームリーダー【勤務地/配属予定部署/働き方】■勤務地：名古屋事業所（愛知県名古屋市中区錦二丁目20番15号 広小路クロスタワー/最寄駅：伏見駅）■配属予定部署：コア開発部■フレックス（コアタイム無し）■リモートワーク　上長の許可があれば可能■役職定年無し（定年：60歳　再雇用：65歳まで）

富士通の子会社富士通セミコンダクターとパナソニックのシステムLSI事業の統合によって設立されたSoCの設計・開発するメーカーにて、NOC IP調達とシステム性能設計業務を行って頂きます。【具体的な職務内容】■大規模SoCのNoC設計および性能検証【募集の背景/ミッション】NOC(Network On Chip)バスを活用したシステム性能設計を必要とする開発が急増する中、NOCバス及びシステム性能設計に対応した開発が遂行できる人材が不足しているため【キャリアパス】■NoCバス開発チームリーダー【勤務地/配属予定部署/働き方】■勤務地：京都事業所（京都府京都市下京区中堂寺粟田町91番地 KRP 10号館/最寄駅：丹波口駅）■配属予定部署：コア開発部■フレックス（コアタイム無し）■リモートワーク　上長の許可があれば可能■役職定年無し（定年：60歳　再雇用：65歳まで）

富士通の子会社富士通セミコンダクターとパナソニックのシステムLSI事業の統合によって設立されたSoCの設計・開発するメーカーにて、NOC IP調達とシステム性能設計業務を行って頂きます。【具体的な職務内容】■大規模SoCのNoC設計および性能検証【募集の背景/ミッション】NOC(Network On Chip)バスを活用したシステム性能設計を必要とする開発が急増する中、NOCバス及びシステム性能設計に対応した開発が遂行できる人材が不足しているため【キャリアパス】■NoCバス開発チームリーダー【勤務地/配属予定部署/働き方】■勤務地：本社（神奈川県横浜市港北区新横浜2-10-23 野村不動産新横浜ビル/最寄駅：新横浜駅）■配属予定部署：コア開発部■フレックス（コアタイム無し）■リモートワーク　上長の許可があれば可能■役職定年無し（定年：60歳　再雇用：65歳まで）

富士通の子会社富士通セミコンダクターとパナソニックのシステムLSI事業の統合によって設立されたSoCの設計・開発するメーカーにて、ESD設計もしくはESD検証業務を行って頂きます。【具体的な職務内容】■ESDデザインガイドライン作成、ESD測定のプログラミングと製品の測定、もしくはESD検証環境開発【募集の背景/ミッション】■ESD設計、ESD検証の経験があるエンジニア■車載、データセンター向けの大電流SoCが増え、ESD、Latch-upの設計検証や測定対応が重要視されており、対応が増加した為、人員を募集します【キャリアパス】■上位エンジニアもしくは幹部社員となり、この会社の将来を担って頂きます。【勤務地/配属予定部署/働き方】■勤務地：本社（神奈川県横浜市港北区新横浜2-10-23 野村不動産新横浜ビル/最寄駅：新横浜駅）■配属予定部署：コア開発部■フレックス（コアタイム無し）■リモートワーク　上長の許可があれば可能■役職定年無し（定年：60歳　再雇用：65歳まで）

富士通の子会社富士通セミコンダクターとパナソニックのシステムLSI事業の統合によって設立されたSoCの設計・開発するメーカーにて、ESD設計もしくはESD検証業務を行って頂きます。【具体的な職務内容】■ESDデザインガイドライン作成、ESD測定のプログラミングと製品の測定、もしくはESD検証環境開発【募集の背景/ミッション】■ESD設計、ESD検証の経験があるエンジニア■車載、データセンター向けの大電流SoCが増え、ESD、Latch-upの設計検証や測定対応が重要視されており、対応が増加した為、人員を募集します【キャリアパス】■上位エンジニアもしくは幹部社員となり、この会社の将来を担って頂きます。【勤務地/配属予定部署/働き方】■勤務地：京都事業所（京都府京都市下京区中堂寺粟田町91番地 KRP 10号館/最寄駅：丹波口駅）■配属予定部署：コア開発部■フレックス（コアタイム無し）■リモートワーク　上長の許可があれば可能■役職定年無し（定年：60歳　再雇用：65歳まで）

富士通の子会社富士通セミコンダクターとパナソニックのシステムLSI事業の統合によって設立されたSoCの設計・開発するメーカーにて、ESD設計もしくはESD検証業務を行って頂きます。【具体的な職務内容】■ESDデザインガイドライン作成、ESD測定のプログラミングと製品の測定、もしくはESD検証環境開発【募集の背景/ミッション】■ESD設計、ESD検証の経験があるエンジニア■車載、データセンター向けの大電流SoCが増え、ESD、Latch-upの設計検証や測定対応が重要視されており、対応が増加した為、人員を募集します【キャリアパス】■上位エンジニアもしくは幹部社員となり、この会社の将来を担って頂きます。【勤務地/配属予定部署/働き方】■勤務地：名古屋事業所（愛知県名古屋市中区錦二丁目20番15号 広小路クロスタワー/最寄駅：伏見駅）■配属予定部署：コア開発部■フレックス（コアタイム無し）■リモートワーク　上長の許可があれば可能■役職定年無し（定年：60歳　再雇用：65歳まで）

富士通の子会社富士通セミコンダクターとパナソニックのシステムLSI事業の統合によって設立されたSoCの設計・開発するメーカーにて、基盤IP開発業務を行って頂きます。【具体的な職務内容】■論理cell、メモリー、IOcellの開発全般業務及びエコシステム(調達IP)の受入れ(品質確認)を担う■リーダーとしての役割も期待する【募集の背景/ミッション】■論理cell、メモリー、IOcellを担当しているグループリーダー/チームリーダー層は高齢であり、数年後に大きく減る事から、人材の補充が必要■論理cell、メモリー、IOcellの開発業務及びリーダーの経験があるエンジニア■エコシステム活用に対する各ベンダとの交渉や開発全体を統括できる人材を募集【勤務地/配属予定部署/働き方】■勤務地：名古屋事業所（愛知県名古屋市中区錦二丁目20番15号 広小路クロスタワー/最寄駅：伏見駅）■配属予定部署：コア開発部■フレックス（コアタイム無し）■リモートワーク　上長の許可があれば可能■役職定年無し（定年：60歳　再雇用：65歳まで）

富士通の子会社富士通セミコンダクターとパナソニックのシステムLSI事業の統合によって設立されたSoCの設計・開発するメーカーにて、HBM/DDR IPの開発業務を行って頂きます。【具体的な職務内容】■HBM/DDR IPの開発・HBM/DDR PHY IPのIPベンダーからの導入・HBM/DDR PHY IP, DRAM搭載品のDFT設計、SIPI設計【募集の背景/ミッション】■HBM3E/LPDDR5系の開発にリソースを効率的にアサインしているが、DDR5-RDIMMの並行発/LPDDR6/DDR5-MRDIMM/HBM4への新規開発に対応できる人材が不足■HBM,LPDDR5-MCMなどDRAM搭載品に対応できる人材が不足【キャリアパス】絶え間なく進化しつづけているDDRメモリシステムのリード、CPU-NoC-DDRの性能設計検証を通してアーキテクチャ設計をリードすることが可能【勤務地/配属予定部署/働き方】■勤務地：名古屋事業所（愛知県名古屋市中区錦二丁目20番15号 広小路クロスタワー/最寄駅：伏見駅）■配属予定部署：コア開発部■フレックス（コアタイム無し）■リモートワーク　上長の許可があれば可能■役職定年無し（定年：60歳　再雇用：65歳まで）

富士通の子会社富士通セミコンダクターとパナソニックのシステムLSI事業の統合によって設立されたSoCの設計・開発するメーカーにて、HBM/DDR IPの開発業務を行って頂きます。【具体的な職務内容】■HBM/DDR IPの開発・HBM/DDR PHY IPのIPベンダーからの導入・HBM/DDR PHY IP, DRAM搭載品のDFT設計、SIPI設計【募集の背景/ミッション】■HBM3E/LPDDR5系の開発にリソースを効率的にアサインしているが、DDR5-RDIMMの並行発/LPDDR6/DDR5-MRDIMM/HBM4への新規開発に対応できる人材が不足■HBM,LPDDR5-MCMなどDRAM搭載品に対応できる人材が不足【キャリアパス】絶え間なく進化しつづけているDDRメモリシステムのリード、CPU-NoC-DDRの性能設計検証を通してアーキテクチャ設計をリードすることが可能【勤務地/配属予定部署/働き方】■勤務地：京都事業所（京都府京都市下京区中堂寺粟田町91番地 KRP 10号館/最寄駅：丹波口駅）■配属予定部署：コア開発部■フレックス（コアタイム無し）■リモートワーク　上長の許可があれば可能■役職定年無し（定年：60歳　再雇用：65歳まで）

富士通の子会社富士通セミコンダクターとパナソニックのシステムLSI事業の統合によって設立されたSoCの設計・開発するメーカーにて、HBM/DDR IPの開発業務を行って頂きます。【具体的な職務内容】■HBM/DDR IPの開発・HBM/DDR PHY IPのIPベンダーからの導入・HBM/DDR PHY IP, DRAM搭載品のDFT設計、SIPI設計【募集の背景/ミッション】■HBM3E/LPDDR5系の開発にリソースを効率的にアサインしているが、DDR5-RDIMMの並行発/LPDDR6/DDR5-MRDIMM/HBM4への新規開発に対応できる人材が不足■HBM,LPDDR5-MCMなどDRAM搭載品に対応できる人材が不足【キャリアパス】絶え間なく進化しつづけているDDRメモリシステムのリード、CPU-NoC-DDRの性能設計検証を通してアーキテクチャ設計をリードすることが可能【勤務地/配属予定部署/働き方】■勤務地：本社（神奈川県横浜市港北区新横浜2-10-23 野村不動産新横浜ビル/最寄駅：新横浜駅）■配属予定部署：コア開発部■フレックス（コアタイム無し）■リモートワーク　上長の許可があれば可能■役職定年無し（定年：60歳　再雇用：65歳まで）

富士通の子会社富士通セミコンダクターとパナソニックのシステムLSI事業の統合によって設立されたSoCの設計・開発するメーカーにて、SoCのサインオフ（タイミング、PI）の開発業務を行って頂きます。【具体的な職務内容】■サインオフガイドライン作成、STA、PIツールの評価、メンテナンスの実施■先端テクノロジ分野での技術開発（3D,2.5D,BacksidePDN技術など）■品種のタイミング、PIサポート【募集の背景/ミッション】■SoCのサインオフ(タイミング、PI)の開発業務の経験及びSTA、PIツールに精通しているエンジニア■大規模品ではタイミングやPI収束が非常に困難、またテクノロジの微細化によりサインオフ条件が増加しており、より効率的かつ従来と異なるアイデアを提案できる人材を募集【勤務地/配属予定部署/働き方】■勤務地：本社（神奈川県横浜市港北区新横浜2-10-23 野村不動産新横浜ビル/最寄駅：新横浜駅）■配属予定部署：コア開発部■フレックス（コアタイム無し）■リモートワーク　上長の許可があれば可能■役職定年無し（定年：60歳　再雇用：65歳まで）

富士通の子会社富士通セミコンダクターとパナソニックのシステムLSI事業の統合によって設立されたSoCの設計・開発するメーカーにて、SoCのサインオフ（タイミング、PI）の開発業務を行って頂きます。【具体的な職務内容】■サインオフガイドライン作成、STA、PIツールの評価、メンテナンスの実施■先端テクノロジ分野での技術開発（3D,2.5D,BacksidePDN技術など）■品種のタイミング、PIサポート【募集の背景/ミッション】■SoCのサインオフ(タイミング、PI)の開発業務の経験及びSTA、PIツールに精通しているエンジニア■大規模品ではタイミングやPI収束が非常に困難、またテクノロジの微細化によりサインオフ条件が増加しており、より効率的かつ従来と異なるアイデアを提案できる人材を募集【勤務地/配属予定部署/働き方】■勤務地：京都事業所（京都府京都市下京区中堂寺粟田町91番地 KRP 10号館/最寄駅：丹波口駅）■配属予定部署：コア開発部■フレックス（コアタイム無し）■リモートワーク　上長の許可があれば可能■役職定年無し（定年：60歳　再雇用：65歳まで）

富士通の子会社富士通セミコンダクターとパナソニックのシステムLSI事業の統合によって設立されたSoCの設計・開発するメーカーにて、CPUシステムハードウェア詳細設計業務を行って頂きます。【具体的な職務内容】■顧客要求のARM IP (CPU/GIC/CMN/Coresight/NI/PCK etc.) を用いたCPUシステム、バスシステムの実現性やアーキテクチャを検討し、検討結果を提案し顧客要求に最適なハードウェア詳細仕様を作り、それに基づくハードウェア詳細設計業務を行う■特に、ハイエンドアプリケーションプロセッサや、先端のサーバー向けプロセッサなど、新しいアーキテクチャ、プラットフォームの導入、実装中心に対応する■直接ARM社等IPベンダや、SoCやCPUサブシステムの要求仕様を出す顧客と会話、議論しながら、社内設計メンバーや、外注設計会社をコントロールして業務を進める【募集の背景/ミッション】■大規模化するSoCのアーキテクチャ、仕様の量と複雑度はサーバー、車載SoCをはじめとして高まっており、その中でも最先端CPUサブシステム、バスシステムの詳細設計を行う人材が必要。特に現在の標準となっているARM IPを活用出来る人材を強化したい■役割的に社内プロパで行う必要がある顧客対応や設計リードとなる人材が不足。特にE4クラス以上が不足しており、現在一部のエンジニアに負荷集中し、残業が常態化しており、この分野で設計リーダーを担える即戦力相当人材を増員したい【キャリアパス】適正やニーズに応じて次のような領域で、より上位の役割や業務範囲も視野に入れている■SoCシステム、CPUシステムのアーキテクチャ設計リーダー■対ARM社、他　SiFiveなどRISCVのIPベンダとの技術窓口【勤務地/配属予定部署/働き方】■勤務地：京都事業所（京都府京都市下京区中堂寺粟田町91番地 KRP 10号館/最寄駅：丹波口駅）■配属予定部署：コア開発部■フレックス（コアタイム無し）■リモートワーク　上長の許可があれば可能■役職定年無し（定年：60歳　再雇用：65歳まで）

富士通の子会社富士通セミコンダクターとパナソニックのシステムLSI事業の統合によって設立されたSoCの設計・開発するメーカーにて、CPUシステムハードウェア詳細設計業務を行って頂きます。【具体的な職務内容】■顧客要求のARM IP (CPU/GIC/CMN/Coresight/NI/PCK etc.) を用いたCPUシステム、バスシステムの実現性やアーキテクチャを検討し、検討結果を提案し顧客要求に最適なハードウェア詳細仕様を作り、それに基づくハードウェア詳細設計業務を行う■特に、ハイエンドアプリケーションプロセッサや、先端のサーバー向けプロセッサなど、新しいアーキテクチャ、プラットフォームの導入、実装中心に対応する■直接ARM社等IPベンダや、SoCやCPUサブシステムの要求仕様を出す顧客と会話、議論しながら、社内設計メンバーや、外注設計会社をコントロールして業務を進める【募集の背景/ミッション】■大規模化するSoCのアーキテクチャ、仕様の量と複雑度はサーバー、車載SoCをはじめとして高まっており、その中でも最先端CPUサブシステム、バスシステムの詳細設計を行う人材が必要。特に現在の標準となっているARM IPを活用出来る人材を強化したい■役割的に社内プロパで行う必要がある顧客対応や設計リードとなる人材が不足。特にE4クラス以上が不足しており、現在一部のエンジニアに負荷集中し、残業が常態化しており、この分野で設計リーダーを担える即戦力相当人材を増員したい【キャリアパス】適正やニーズに応じて次のような領域で、より上位の役割や業務範囲も視野に入れている■SoCシステム、CPUシステムのアーキテクチャ設計リーダー■対ARM社、他　SiFiveなどRISCVのIPベンダとの技術窓口【勤務地/配属予定部署/働き方】■勤務地：本社（神奈川県横浜市港北区新横浜2-10-23 野村不動産新横浜ビル/最寄駅：新横浜駅）■配属予定部署：コア開発部■フレックス（コアタイム無し）■リモートワーク　上長の許可があれば可能■役職定年無し（定年：60歳　再雇用：65歳まで）

キヤノングループの中核企業である同社において、人工衛星における電子回路またはアナログ回路設計をお任せいたします。【具体的には】■マイコン、FPGAを有する電子回路■電源などのアナログ回路の設計、評価【企業の魅力】■世界基準の幅広い製品開発を展開：カメラやビジネス機器に強みのあるキヤノングループの中核企業として、「精密加工・小型化・画像処理・光学・量産化技術」を武器に、人工衛星からビジネス機器まで世界基準の製品開発を行っています。2020年10月には2基目の人工衛星の打上げにも成功しております。■高い利益率と安定性：製造業の平均利益率が3～5％と言われる中、弊社の直近10年の平均利益率は10％超で、高い利益率を維持しています。製品展開としては、宇宙事業をはじめ当社で企画・設計開発・製造を行う自社製品が多く、当社の安定的な経営基盤を支えております。【福利厚生と研修教育制度】社員が安心して仕事に取り組めるように、充実した福利厚生でバックアップしています。社員食堂（全事業所）、かけ流し温泉のある研修施設など、長く健康に働ける環境づくりに力を入れています。研修につきましても、OJTでは学びきれない知識や技術を、グループ会社の研修、外部講師の招待、セミナー受講、Eラーニングなどを通して学びます。その他、TOEIC社内受験、資格取得支援制度など、社員の自己啓発をバックアップします。

●量産技術部のミッション【アビオニクスビジネスユニットとは】約40年にわたり、全世界の拠点で航空機・航空会社向けのソリューションを展開しています。世界の300社以上の航空会社をサポートしており、乗客向けの機内エンターテインメントやグローバル通信サービスのほか、乗務員向けの航空システム、メンテナンスサービスなども展開しています。これまでにない機内体験の提供をビジョンに掲げ、航空会社様の価値を最大化することをミッションとしております。【量産技術部とは】設計部門・製造部門と協働し、量産製品の製造性を向上、量産製造プロセスを確立し、高品質の製品を作り上げることをミッションとしております。●募集背景航空業界の市場拡大傾向に伴い、航空機エンターテインメントシステムの需要も継続的に増加しています。このような市場環境に対し、長期にわたって業界トップシェアを獲得し続けている同社はお客様の旺盛な需要に応えるために高品質の製品を提供するべく業務を推進しております。この取り組みを一緒に進める仲間を募集しております。●具体的な仕事内容・対象製品：航空機内エンターテイメントシステム（機内モニター、タブレット端末、メディアサーバー等）・計測器(オシロスコープ、ロジックアナライザ、その他アナライザなど)を使用した解析業務と製品品質改善・電気回路図(デジタル回路、アナログ回路)を理解しし品質改善提案と設計支援・小規模プロジェクトを推進するプロジェクトマネージメント（日程調整、業務段取り、折衝、課題抽出、課題解決など）・解析レポートの作成と設計部門(米国・日本)と共同の品質改善※具体的な業務は本人適性に合わせて配置予定●職場の雰囲気・課は30代～40代のメンバーを中心に構成され、2025年11月時点で社員8名、派遣社員2名の計10名体制。キャリア入社者あり。・スキル向上の希望に対して、社内外の研修受講等の積極支援をしています。・原則週3日以上の出社を求めますが、生産性向上のためリモートワークと出社を使い分ける勤務体系としています。・様々なバックグラウンドを持つメンバーで構成された課のため、各自の個性や得意分野を認め合い、年齢や役職に関係なくフラットに相談や議論が行えることを強く意識しています。●キャリアパス23年度4月よりメンバーシップ型からジョブ型雇用に移行し、ご自身のキャリアをより主体的に選択できるようになりました。同社グループALLにチャレンジできる社内公募制度、社員が自律的に学習可能なシステムの導入、MBA派遣プログラム、語学力向上プログラムなど、社員一人一人の成長を後押しする制度を充実させております。

同社は国内唯一の国産トランシーバメーカーです。顧客の要望ごとにオリジナルの仕様を設計・開発することで高付加価値な製品を開発し、海外製の安価な規格品トランシーバとの価格競争を回避しています。同社の高度な技術により提供する製品は、鉄道・電力などの精密さが問われるシステムや、国防・災害に関わる重大なシステムに用いられています。近年、受注が更に増加傾向にあり、量産開始前のプロジェクトをリードできる人材を増員で募集します。【業務詳細】デザイン・インから量産開始前までの開発を一気通貫でお任せし、担当プロジェクトをリードいただきます。※営業担当は別におり、同部門は顧客との仕様検討から信頼性試験までの工程を担当します。　その後生産技術部門による量産開始準備が行われ、生産部門による生産となります。　それぞれ約半年くらいのスパンのプロジェクトを平行して3,4つ程担当します。＜プロジェクト全体の流れ＞量産開始前の全プロセスを一気通貫でお任せします仕様検討→設計(電気回路・機構)→使用部品の選定→試作評価→信頼性試験【配属組織】開発本部 第二部【組織構成】・第二部は10名の組織です。・部長(50代)が全体を統括し、部長代理(40代後半)と課長(50代)のもとにメンバーが6名(50代1名、40代1名、20代3名)、事務が1名在籍しています。・電気系エンジニア、機構系エンジニアそれぞれ在籍しており、一つの部としてプロダクトを開発しております。【働き方】・残業時間：月の平均残業時間は10時間未満です。定時退社が基本で、18時までオフィスに残っている方はほとんどいない職場環境です。・通勤：自家用車、自転車、通勤用シャトルバスなど、様々な手段で通勤可能です。・在宅勤務：基本的には出社体制となりますが、場合によって調整可能です。【同社の特徴】■確かな技術力と実績同社は、光コネクタのパイオニアメーカーとして高い品質レベルを維持し、信頼と実績を積み重ね、日本を代表するメーカーとの取引基盤を強固なものにしてきました。国内ではNTTと提携して、同社が製造する光アウトレットにより多くの世帯にFTTH接続を提供しています。■グローバル展開米国で様々なネットワーク事業者と連携して、自社製品の展開を進めています。光ファイバネットワークの普及においては、日本は他国よりはるかに進んでいて、この分野における急速な成長が期待されています。

【お任せしたい業務について】同社社電源装置やリチウム電池システムの本体および周辺機器の開発から量産設計までを行う部門にて、管理職としてのマネジメントを行って頂きます。また、グループ（課）のマネジメント以外にも、案件次第では電源装置の技術担当として、パワエレ回路の構想設計、詳細実装設計／各種評価/量産設計までの一連の開発・設計業務を行っていただきます。【仕事のやりがい】各プロジェクトに関し、設計の構想段階の上流部から参画することができます。また量産設計までのプロジェクト全体に携わることができるため、開発から量産までを携わることが出来ます。【配属組織について】電源システム開発部部全体38名【募集背景】社内ローテーションのため

最先端のLEDやレーザーを使った光応用機器および光源モジュールの先行開発・LEDやレーザーを光応用機器の制御l回路設計　アナログ/デジタル回路設計、電源回路設計および回路評価　マイコンやFPGAを用いた組込系ソフトウェアの設計　制御アルゴリズムの実装、デバッグ、最適化・ハードウェアとソフトウェアの統合テスト