株式会社ディジタルメディアプロフェッショナル

【東京】ASIC設計開発エンジニア(ポテンシャル)

自社のAIプロセッサや画像処理プロセッサのハードウエアIPのRTL設計と、それらを統合するSoCのアーキテクチャ設計を担当していただきます。仕様の検討からマイクロアーキテクチャ設計、論理設計、検証までがスコープです。

【具体的な業務内容】
■ハードウエアIPのRTL設計
AI・画像処理プロセッサ用のIPを、Verilog／SystemVerilogで論理レベルから設計します。高性能と低消費電力を両立させる最適化まで担当します。

■SoCアーキテクチャ設計　
CPUコア、メモリ、インターコネクト、各種インターフェースと自社IPを統合し、チップ全体の構成を設計します。

■仕様策定・マイクロアーキテクチャ検討
求められる処理性能から、必要な演算器構成・データパス・メモリ帯域を見積もり、実現方式を決めます。

■PPA最適化とタイミングクロージャ
論理合成の結果を確認しながら、面積・電力・動作周波数のトレードオフを詰め、タイミングを収束させます。

■検証・チーム連携　
FPGA／エミュレータを用いた検証を行い、ソフトウエア開発チームや外部パートナー企業と仕様を擦り合わせながら開発を進めます。

※入社後はシニアエンジニアがメンターとしてつきます。自社製品と開発フローを学びながら、OJTを中心に担当範囲を広げていきます。

【募集背景】
半導体製品開発の引き合い増加に伴い、ASIC開発のフロントエンドを担うエンジニアを増員します。エッジAI領域で自社SoC・IPの案件が増えており、複数の開発を並行して回せる体制へ移行している最中です。本ポジションは、担当領域の設計判断を自分で引き受けられる方を想定した即戦力枠です。

【配属先】
開発本部　ハードウエア開発グループ
■人数　7名（マネージャー1名、メンバー6名）

【魅力】
■自社IPを、仕様の検討からRTL設計・タイミング収束まで一貫して担当します。他社仕様の実装ではありません。
■性能と消費電力の両立が要件そのものです。面積・電力・動作周波数のトレードオフを、担当者が握って詰めます。
■ドライバ・SDKを開発するソフトウエアチームが社内にあります。設計の影響を実機で確認しながら進められます。

【働き方】
■原則出社　※一部在宅、許可在宅制度あり

【特徴・強み】
当社は、大学発のベンチャーとして、3Dグラフィックスを描画する際に計算処理を行うGPUの研究開発からスタートしました。AIとビジュアル・コンピューティング分野での強みを活かし、社会・環境課題の解決と収益の両立を目指しています。企画から量産までの一貫開発体制により、高付加価値のソリューションを提供しています。セーフティ分野ではエッジAIカメラやナンバープレート認識のプロジェクトを進め、ロボティクス分野では自律走行ロボットやピッキングロボットの高精度ビジョンシステムを導入しています。
【今後の展望】
「Making the Image Intelligent」というパーパスのもと、画像インテリジェンスの力で現実世界の問題を解決し、革新的な製品とサービスを創造することに取り組んでいます。アミューズメント分野およびIP分野の安定成長に基づき、ロボティクスやセーフティ分野、映像点検領域、半導体製造装置領域において、PoCから製品化のサイクルを加速させ、中期的な事業成長を目指します。
【社風】
専門型裁量労働制やフレックス、私服勤務など自主性が重んじられており、それぞれがプロ意識を持って仕事に取り組んでいます。またグループ間の垣根が低く、互いに刺激を受けながら仕事に臨める環境となっております。その結果、時代を先駆ける新しい技術を次々と生み出すことが可能となっております。

＜経験・スキル＞

【必須要件】
■Verilog、SystemVerilogなどのHDLを用いた論理設計の経験
■シミュレータを用いた動作検証の経験※実務年数は問いません。
※ASICの量産開発経験がなくても、FPGAや研究開発での設計経験があればご相談ください。



【歓迎要件】
・RTLを用いたハードウエアIP設計、SoCアーキテクチャ設計、ASIC設計の実務経験・論理合成やタイミング検証など、ASIC/LSI開発工程の基本的な理解
・AI、GPU、画像処理、ビデオコーデックなど、演算量の大きい回路の設計・検証経験
・FPGAを用いた実機評価の経験
・検証効率化のためのC、C++、Python、シェルスクリプトによるプログラミング経験
・インターコネクトやバスアーキテクチャ、高速インターフェース（DRAM、PCI Express、MIPIなど）への関心