半導体設計の産休育休制度有の転職・求人情報(6ページ目)

富士通の子会社富士通セミコンダクターとパナソニックのシステムLSI事業の統合によって設立されたSoCの設計・開発するメーカーにて、基盤IP開発業務を行って頂きます。【具体的な職務内容】■論理cell、メモリー、IOcellの開発全般業務及びエコシステム(調達IP)の受入れ(品質確認)を担う■リーダーとしての役割も期待する【募集の背景/ミッション】■論理cell、メモリー、IOcellを担当しているグループリーダー/チームリーダー層は高齢であり、数年後に大きく減る事から、人材の補充が必要■論理cell、メモリー、IOcellの開発業務及びリーダーの経験があるエンジニア■エコシステム活用に対する各ベンダとの交渉や開発全体を統括できる人材を募集【勤務地/配属予定部署/働き方】■勤務地：名古屋事業所（愛知県名古屋市中区錦二丁目20番15号 広小路クロスタワー/最寄駅：伏見駅）■配属予定部署：コア開発部■フレックス（コアタイム無し）■リモートワーク　上長の許可があれば可能■役職定年無し（定年：60歳　再雇用：65歳まで）

富士通の子会社富士通セミコンダクターとパナソニックのシステムLSI事業の統合によって設立されたSoCの設計・開発するメーカーにて、HBM/DDR IPの開発業務を行って頂きます。【具体的な職務内容】■HBM/DDR IPの開発・HBM/DDR PHY IPのIPベンダーからの導入・HBM/DDR PHY IP, DRAM搭載品のDFT設計、SIPI設計【募集の背景/ミッション】■HBM3E/LPDDR5系の開発にリソースを効率的にアサインしているが、DDR5-RDIMMの並行発/LPDDR6/DDR5-MRDIMM/HBM4への新規開発に対応できる人材が不足■HBM,LPDDR5-MCMなどDRAM搭載品に対応できる人材が不足【キャリアパス】絶え間なく進化しつづけているDDRメモリシステムのリード、CPU-NoC-DDRの性能設計検証を通してアーキテクチャ設計をリードすることが可能【勤務地/配属予定部署/働き方】■勤務地：名古屋事業所（愛知県名古屋市中区錦二丁目20番15号 広小路クロスタワー/最寄駅：伏見駅）■配属予定部署：コア開発部■フレックス（コアタイム無し）■リモートワーク　上長の許可があれば可能■役職定年無し（定年：60歳　再雇用：65歳まで）

富士通の子会社富士通セミコンダクターとパナソニックのシステムLSI事業の統合によって設立されたSoCの設計・開発するメーカーにて、HBM/DDR IPの開発業務を行って頂きます。【具体的な職務内容】■HBM/DDR IPの開発・HBM/DDR PHY IPのIPベンダーからの導入・HBM/DDR PHY IP, DRAM搭載品のDFT設計、SIPI設計【募集の背景/ミッション】■HBM3E/LPDDR5系の開発にリソースを効率的にアサインしているが、DDR5-RDIMMの並行発/LPDDR6/DDR5-MRDIMM/HBM4への新規開発に対応できる人材が不足■HBM,LPDDR5-MCMなどDRAM搭載品に対応できる人材が不足【キャリアパス】絶え間なく進化しつづけているDDRメモリシステムのリード、CPU-NoC-DDRの性能設計検証を通してアーキテクチャ設計をリードすることが可能【勤務地/配属予定部署/働き方】■勤務地：京都事業所（京都府京都市下京区中堂寺粟田町91番地 KRP 10号館/最寄駅：丹波口駅）■配属予定部署：コア開発部■フレックス（コアタイム無し）■リモートワーク　上長の許可があれば可能■役職定年無し（定年：60歳　再雇用：65歳まで）

富士通の子会社富士通セミコンダクターとパナソニックのシステムLSI事業の統合によって設立されたSoCの設計・開発するメーカーにて、HBM/DDR IPの開発業務を行って頂きます。【具体的な職務内容】■HBM/DDR IPの開発・HBM/DDR PHY IPのIPベンダーからの導入・HBM/DDR PHY IP, DRAM搭載品のDFT設計、SIPI設計【募集の背景/ミッション】■HBM3E/LPDDR5系の開発にリソースを効率的にアサインしているが、DDR5-RDIMMの並行発/LPDDR6/DDR5-MRDIMM/HBM4への新規開発に対応できる人材が不足■HBM,LPDDR5-MCMなどDRAM搭載品に対応できる人材が不足【キャリアパス】絶え間なく進化しつづけているDDRメモリシステムのリード、CPU-NoC-DDRの性能設計検証を通してアーキテクチャ設計をリードすることが可能【勤務地/配属予定部署/働き方】■勤務地：本社（神奈川県横浜市港北区新横浜2-10-23 野村不動産新横浜ビル/最寄駅：新横浜駅）■配属予定部署：コア開発部■フレックス（コアタイム無し）■リモートワーク　上長の許可があれば可能■役職定年無し（定年：60歳　再雇用：65歳まで）

富士通の子会社富士通セミコンダクターとパナソニックのシステムLSI事業の統合によって設立されたSoCの設計・開発するメーカーにて、SoCのサインオフ（タイミング、PI）の開発業務を行って頂きます。【具体的な職務内容】■サインオフガイドライン作成、STA、PIツールの評価、メンテナンスの実施■先端テクノロジ分野での技術開発（3D,2.5D,BacksidePDN技術など）■品種のタイミング、PIサポート【募集の背景/ミッション】■SoCのサインオフ(タイミング、PI)の開発業務の経験及びSTA、PIツールに精通しているエンジニア■大規模品ではタイミングやPI収束が非常に困難、またテクノロジの微細化によりサインオフ条件が増加しており、より効率的かつ従来と異なるアイデアを提案できる人材を募集【勤務地/配属予定部署/働き方】■勤務地：本社（神奈川県横浜市港北区新横浜2-10-23 野村不動産新横浜ビル/最寄駅：新横浜駅）■配属予定部署：コア開発部■フレックス（コアタイム無し）■リモートワーク　上長の許可があれば可能■役職定年無し（定年：60歳　再雇用：65歳まで）

富士通の子会社富士通セミコンダクターとパナソニックのシステムLSI事業の統合によって設立されたSoCの設計・開発するメーカーにて、SoCのサインオフ（タイミング、PI）の開発業務を行って頂きます。【具体的な職務内容】■サインオフガイドライン作成、STA、PIツールの評価、メンテナンスの実施■先端テクノロジ分野での技術開発（3D,2.5D,BacksidePDN技術など）■品種のタイミング、PIサポート【募集の背景/ミッション】■SoCのサインオフ(タイミング、PI)の開発業務の経験及びSTA、PIツールに精通しているエンジニア■大規模品ではタイミングやPI収束が非常に困難、またテクノロジの微細化によりサインオフ条件が増加しており、より効率的かつ従来と異なるアイデアを提案できる人材を募集【勤務地/配属予定部署/働き方】■勤務地：京都事業所（京都府京都市下京区中堂寺粟田町91番地 KRP 10号館/最寄駅：丹波口駅）■配属予定部署：コア開発部■フレックス（コアタイム無し）■リモートワーク　上長の許可があれば可能■役職定年無し（定年：60歳　再雇用：65歳まで）

富士通の子会社富士通セミコンダクターとパナソニックのシステムLSI事業の統合によって設立されたSoCの設計・開発するメーカーにて、CPUシステムハードウェア詳細設計業務を行って頂きます。【具体的な職務内容】■顧客要求のARM IP (CPU/GIC/CMN/Coresight/NI/PCK etc.) を用いたCPUシステム、バスシステムの実現性やアーキテクチャを検討し、検討結果を提案し顧客要求に最適なハードウェア詳細仕様を作り、それに基づくハードウェア詳細設計業務を行う■特に、ハイエンドアプリケーションプロセッサや、先端のサーバー向けプロセッサなど、新しいアーキテクチャ、プラットフォームの導入、実装中心に対応する■直接ARM社等IPベンダや、SoCやCPUサブシステムの要求仕様を出す顧客と会話、議論しながら、社内設計メンバーや、外注設計会社をコントロールして業務を進める【募集の背景/ミッション】■大規模化するSoCのアーキテクチャ、仕様の量と複雑度はサーバー、車載SoCをはじめとして高まっており、その中でも最先端CPUサブシステム、バスシステムの詳細設計を行う人材が必要。特に現在の標準となっているARM IPを活用出来る人材を強化したい■役割的に社内プロパで行う必要がある顧客対応や設計リードとなる人材が不足。特にE4クラス以上が不足しており、現在一部のエンジニアに負荷集中し、残業が常態化しており、この分野で設計リーダーを担える即戦力相当人材を増員したい【キャリアパス】適正やニーズに応じて次のような領域で、より上位の役割や業務範囲も視野に入れている■SoCシステム、CPUシステムのアーキテクチャ設計リーダー■対ARM社、他　SiFiveなどRISCVのIPベンダとの技術窓口【勤務地/配属予定部署/働き方】■勤務地：京都事業所（京都府京都市下京区中堂寺粟田町91番地 KRP 10号館/最寄駅：丹波口駅）■配属予定部署：コア開発部■フレックス（コアタイム無し）■リモートワーク　上長の許可があれば可能■役職定年無し（定年：60歳　再雇用：65歳まで）

富士通の子会社富士通セミコンダクターとパナソニックのシステムLSI事業の統合によって設立されたSoCの設計・開発するメーカーにて、CPUシステムハードウェア詳細設計業務を行って頂きます。【具体的な職務内容】■顧客要求のARM IP (CPU/GIC/CMN/Coresight/NI/PCK etc.) を用いたCPUシステム、バスシステムの実現性やアーキテクチャを検討し、検討結果を提案し顧客要求に最適なハードウェア詳細仕様を作り、それに基づくハードウェア詳細設計業務を行う■特に、ハイエンドアプリケーションプロセッサや、先端のサーバー向けプロセッサなど、新しいアーキテクチャ、プラットフォームの導入、実装中心に対応する■直接ARM社等IPベンダや、SoCやCPUサブシステムの要求仕様を出す顧客と会話、議論しながら、社内設計メンバーや、外注設計会社をコントロールして業務を進める【募集の背景/ミッション】■大規模化するSoCのアーキテクチャ、仕様の量と複雑度はサーバー、車載SoCをはじめとして高まっており、その中でも最先端CPUサブシステム、バスシステムの詳細設計を行う人材が必要。特に現在の標準となっているARM IPを活用出来る人材を強化したい■役割的に社内プロパで行う必要がある顧客対応や設計リードとなる人材が不足。特にE4クラス以上が不足しており、現在一部のエンジニアに負荷集中し、残業が常態化しており、この分野で設計リーダーを担える即戦力相当人材を増員したい【キャリアパス】適正やニーズに応じて次のような領域で、より上位の役割や業務範囲も視野に入れている■SoCシステム、CPUシステムのアーキテクチャ設計リーダー■対ARM社、他　SiFiveなどRISCVのIPベンダとの技術窓口【勤務地/配属予定部署/働き方】■勤務地：本社（神奈川県横浜市港北区新横浜2-10-23 野村不動産新横浜ビル/最寄駅：新横浜駅）■配属予定部署：コア開発部■フレックス（コアタイム無し）■リモートワーク　上長の許可があれば可能■役職定年無し（定年：60歳　再雇用：65歳まで）

【具体的な職務内容】・光デバイスウエハプロセスの工程改善・歩留向上・生産不具合解析・新規ウエハプロセス技術の探索・設計・量産立上げ・露光装置（縮小投影露光機）や電子線描画装置を用いた微細加工工程の最適化・新規導入装置の技術選定・評価・立上げ・量産移行支援・他プロセスエンジニア／設計／製造／品質部門との横断的な課題解決推進デバイス開発/製造におけるエピタキシャル以外のウエハプロセス工程業務

【具体的な職務内容】■半導体レーザ製品における歩留管理、前工程/後工程管理■半導体レーザ製品の歩留改善、生産性向上のためのプロジェクトの立案と推進■半導体レーザ製品の特性改善、プロセス改善、不良解析